## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

52-086782

(43)Date of publication of application: 19.07.1977

(51)Int.CI.

H01L 21/76

(21)Application number: 51-003674

(22)Date of filing:

(71)Applicant:

**NEC CORP** 

13.01.1976

(72)Inventor:

**KUSAKA TERUO** 

#### (54) PRODUCTION OF SEMICONDUCTOR INTEGRATED CIRCUIT

#### (57)Abstract:

PURPOSE: An IC of high output and high dielectric strength is produced by connecting insulating and isolating grooves to a buried layer, insulating side faces, burying the grooves with a conductive material and covering the surface with an insulator film.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (9日本国特許庁

# 公開特許公報

⑩特許出願公開

昭52-86782

⑤Int. Cl².H 01 L 21/76

識別記号

❸日本分類 99(5) H 0 庁内整理番号 6513—57 **43公開 昭和52年(1977)7月19日** 

発明の数 1. 審査請求 未請求.

(全 5 頁)

15

### ②半導体集積回路の製造方法

Ø特

類 昭51—3674

②出

願 昭51(1976)1月13日

@発 明 者 日下輝雄

東京都港区芝五丁目33番1号日

本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝五丁目33番1号

個代 理 人 弁理士 内原腎

#### 明細 "曹

発明の名称

半導体集積回路の製造方法

## 2 特許請求の範囲

 徹とする半導体集積回路の製造方法。

## 5 発明の詳細な説明

本発明は、高出力,高耐圧の半導体集積回路の 製造方法に関する。

現在、半導体集験回路は、普通第1図に示すよりを工程により製造されている。すなわち、第1 図(a)はP型シリコン務板1の一主平面に局部に不納物機能の比較的局い以上を到上に局部のより形成し、その上に不純成成とり形成し、その上にの102度4を形成したでからにその上にの102度4を形成して形成となっまり図(a)に示するには比較的曜して形成となっながある。第1図(b)は8iO2度4の窓5を対い、その高いP+局6を形成したととを決めるが対し、比較的は対し、比較的対象が使用され、8iO2度の窓5は図のように新らたに成長した81O2度により変更のように新らたに成長した81O2度によりである。

れている。またN型用るはP+層もにより電気的 に絶象分離された島状の層 5 m , 3 b …に区分さ れている。第1図(0)は同図(0)と同じく、フォトエ ッチング技術と拡散技術により、層 5 a の中の骸 当部分に、P層1を形成し、さらに同じ方法によ りN+層8、および層9を形成したことを示す。 図のように層8は脂7の中に形成し、膾9は膾 3aに形成したものとすると周知のように、層8. は個別のトランジスタのエミッタ層、磨ブは同じ ,くペース階、層 5 a は同じくコレクタ層、簡 9 は コレクタ層3aからの電極引き出し廣、雕2aは コレクタ埋込階、眉6は各トランジスタを分離す る絶級分雌領域と呼ばれる。第1図(4)はフォトエ ッチング技術により 8 i O z膜の該当部分に腐を開 けた後、AL等メタル腹10により各案子を接続 する配線を施としたことを示す。

従来のこの製造方法では高出力、高耐圧化の為 には基本的に雇るの不純物機度を低下させ、かつ 層るの態厚を厚くしなければならない。それに付 随して、次のような四つの技術的問題点が生じる。 特頭 昭52-86782 (2)

間題点1. 触3の膜厚を厚くしよりとすると、エピタキシャル成長が長時間にたるので、層2と同時に形成したPRマスク目合わせ用バターンの位置が変動し、隙6を形成するときのフォトエッチングの目合せが狂り。そのため唐6と帰2a,2b…が接近しすぎる場所が生じ、案子間分離耐圧の低下をもたらす。

間望点2. 層6を形成する拡散が高温度, 長時間 になり不純物プロファイルの変動、特に層2 a, 2 b …の不純物が N層 3 に浮き上がり拡散すると とのため欠陥等が多くなる。

問題点4.8i表面がより少い表面電荷により反転するようになり、そのため、配線パイプス等により寄生チャネルが生じやすい。

本発明は、高出力,高耐圧化にあたっての上記 技術的問題点のたかで1~2に対して著しい改善 効果を示す半導体築積回路の製造方法を与えるも

のである。

つきに、第2図に示す実施例を引用しながら、本発明の詳細を説明する。第2図回は第1図回と同じ状態を示す。ただし、本発明では従来法のように、熱処理工程における層6、および暦2a, 腹2bの浮上り拡散を考慮する必要がなく、層2aと 億2bは比較的近接して、形成することが可能である。

第2図(b)は光照射した比較的機度の高いHF系 世解液中の陽極化成により、絶縁分離領域11と コレクタ引き出し層12を多孔質なシリコンにし たことを示す。選択的領域を多孔質シリコンにす るため、本例では量化シリコン弾膜によりシリコンを かため、本例では量化シリコン弾膜によりシリコンを を促用した。この方法以外に、例えば、世解故中 のウェハ提画にパターンを結像させるとか、ある いは、光ビーム状にして走近するとかの方法によ り電解液中のウェハ接面を局部的に光照射して、 選択的に多孔質シリコンにすることもできる。 第2図(c)は何図(b)のものについて、比較的低機 のHP系電解液中で電解エッテングし、層11か よび層12に相当する部分を除去し、導15、および縛14を形成したことを示す。

第2図(のは熱酸化法により、 SiO2度 15を形成 したことを示す。とのときの熱処理は第1凶(6)に かける層 6 の形成の場合に比べてはるかに低温度 **徴時間でよい。従って前述の技術的問題点2は本** 発明によれば解決される。また絶縁分離は SiO2 膜15により行なわれているので、層2ェ,層2 b は分離領域に接触しても耐圧は低下しない。従 って、本発明によれば、技術的問題点1も解決さ れる。役々の検討結果によれば、従来のPN接合 分離による場合、栞子間分離耐圧を制限している~ のは、増1と用2.4,2 bによるPN接合部分で はなく、眉6と眉3aによるPN接合、特に接合 表面部であることが明らかになっている。従って、 葢板1,埋込뷀2a,2b…,エピタヰシャル層 3 a 。 3 b …等の不純物農废を同一にしても本発 . 明によれは、従来伝より素子間分離耐圧が高くで きる。

20

15

20

第2図のは第1図のと同じく、フォトエッチング 技術と拡散技術とにより、ペース度 7 , エミッタ 暦 8 を形成した後、海14の底面と側面の 8 i 0 2 腸 1 5 をフォトエッチング技術により涂去したことを示す。なか、 本発明で使用するフォトレジストは、物理的群が存任するので勝画型フォトレジスト膜を形成した後、横14のみにスポット状の光で露光すればよい。

第2図(1)は ゆいAL膜17を熱液法により形取したことを示す。本例ではAL膜を使用したが腐17の役割は低抵抗催でコレクタを引き出すことと絶縁分離領域の費13を物理的にうずめることであり、この役割を果し得るものであれば、単版、多増を問わず全てのメタル厚膜、さらに、高不純物ドーブの多結晶シリコン増等使用できる。本例のようにAL等メタルを使用した場合、誘電体分離法等で使用する多結晶シリコン増の研磨の場合に比べて、 随17と8i〇2度15との間の低端を使服の違いのため研磨はより容易である。

本発中の説明の便宜上、とれまでの説明ではP型基板上にN型エピタキシャル僧を成長させた場合について述べているが、N型基板上にP型エピタキシャル僧を成長させた場合についても本発明を実施できることは明らかである。

本発明によれば、前に述べたように絶縁分離領 域を形成する熱処理工程は従来法に比べてはるか に弱いため、コレクタN<sup>+</sup> 埋込暦の浮き上りが少 特開昭52-86782 (3)

第2図(g) は暦17を機械的研磨により平面に仕上げたのち、低温気相酸化法により、8iO2膜18 を形成したことを示す。SiO2膜18の役割は、 第3図で示すようにこの後、素子間を接続するメタルの配綴10と簡17との絶縁である。従って、 胞17が例えばAとの場合、第2図(g')に示すように、簡17の表面を関極化成等により絶縁 膜19a, 19bに変えることによっても本発明を実施することができる。

第3 図は SiO 2 展 1 8、 および SiO 2 展 1 5 の 所定の場所にフォトエッチング技術により窓を開けた後、周知のメタライズを施こして素子間を接続するメタル配線 1 0 を形成し完成したことを示す。図から明らかなように、トランジスタのコレクタは、埋込暦 2 a から直接、メタル等良導電性の増 1 7 b により引き出されているので、コレクタ直列抵抗は極めて小さくできる。従って、前述した高出力、高耐圧化の技術的問題点 3 も本発明によれば解決し得る。

本発明は上記実施例に限定されるものではない。 20

くなるととの他に、熱処理による結晶欠陥、結晶 内部ストレス等の導入が抑止されて、リニアIC のノイズ特性等を改善することが期待される。ま た、絶縁分離領域は、SiOz腹、ガラス薄膜等勝 電体で形成されるので、分離容量が低減される。 さらにまた、絶縁分離領域の群13を物理的にり すめている層17 a は電気的良導体であると共に、 熱的にも良導体であり、局部的発熱を層17 a を 利用して熱分散させることも可能である。

#### 4 図面の簡単な説明

第1 図(a)~(d)は従来の半導体集積回路の製造工程途中の製品断面図、第2 図(a)~(g') は本発明の製造法を説明するための製造工程途中の製品の所面図、第3 図は本発明方法による完成品の断面図である。

1 ··· P型シリコン基板、2 a , 2 b ··· N <sup>+</sup> 棋込 順、 3 ··· N型エミタキシャル成長相、4 , 1 5 , 1 8 ··· シリコン酸化膜、 6 ··· P <sup>+</sup> 分離領域、 7 ··· P型ペース順、 8 ··· N <sup>+</sup> エミッタ順、 9 ··· コレク 10


10

15

15

特丽昭52-86782 (4)

タ引出暦、10…メタル配線暦、11,12…多 結晶シリコン暦、13,14…構、17…Aと隆。



## 特则 昭52-86782 (5)

